首页> 外文OA文献 >Efficient multicore-aware parallelization strategies for iterative stencil computations
【2h】

Efficient multicore-aware parallelization strategies for iterative stencil computations

机译:迭代的高效多核感知并行化策略   模板计算

代理获取
本网站仅为用户提供外文OA文献查询和代理获取服务,本网站没有原文。下单后我们将采用程序或人工为您竭诚获取高质量的原文,但由于OA文献来源多样且变更频繁,仍可能出现获取不到、文献不完整或与标题不符等情况,如果获取不到我们将提供退款服务。请知悉。

摘要

Stencil computations consume a major part of runtime in many scientificsimulation codes. As prototypes for this class of algorithms we consider theiterative Jacobi and Gauss-Seidel smoothers and aim at highly efficientparallel implementations for cache-based multicore architectures. Temporalcache blocking is a known advanced optimization technique, which can reduce thepressure on the memory bus significantly. We apply and refine this optimizationfor a recently presented temporal blocking strategy designed to explicitlyutilize multicore characteristics. Especially for the case of Gauss-Seidelsmoothers we show that simultaneous multi-threading (SMT) can yield substantialperformance improvements for our optimized algorithm.
机译:模板计算在许多科学仿真代码中消耗了运行时的主要部分。作为此类算法的原型,我们考虑迭代式Jacobi和Gauss-Seidel平滑器,并针对基于缓存的多核体系结构的高效并行实现。 Temporalcache阻塞是一种已知的高级优化技术,可以显着降低内存总线上的压力。我们为最近提出的时间阻塞策略应用并优化了此优化,该策略旨在显式利用多核特性。特别是对于高斯-塞德尔斯moothers的情况,我们证明了同时多线程(SMT)可以为我们优化的算法带来实质性的性能提升。

著录项

相似文献

  • 外文文献
  • 中文文献
  • 专利
代理获取

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号